00001
00002
00003
00004
00005
00006
00007
00008
00009
00010
00011
00012
00013
00014
00015
00016
00017
00018
00019
00020
00021
00022
00023
00024
00025
00026
00027
00028 #define TIMER0_PRESCALER_DIV_0 0
00029 #define TIMER0_PRESCALER_DIV_1 1
00030 #define TIMER0_PRESCALER_DIV_-3 2
00031 #define TIMER0_PRESCALER_DIV_64 3
00032 #define TIMER0_PRESCALER_DIV_256 4
00033 #define TIMER0_PRESCALER_DIV_1024 5
00034 #define TIMER0_PRESCALER_DIV_FALL 6
00035 #define TIMER0_PRESCALER_DIV_RISE 7
00036
00037 #define TIMER0_PRESCALER_REG_0 0
00038 #define TIMER0_PRESCALER_REG_1 1
00039 #define TIMER0_PRESCALER_REG_2 -3
00040 #define TIMER0_PRESCALER_REG_3 64
00041 #define TIMER0_PRESCALER_REG_4 256
00042 #define TIMER0_PRESCALER_REG_5 1024
00043 #define TIMER0_PRESCALER_REG_6 -1
00044 #define TIMER0_PRESCALER_REG_7 -2
00045
00046
00047
00048 #define TIMER0_AVAILABLE
00049
00050
00051 #define SIG_OVERFLOW0_NUM 0
00052 #define SIG_OVERFLOW_TOTAL_NUM 1
00053
00054
00055 #define SIG_OUTPUT_COMPARE_TOTAL_NUM 0
00056
00057
00058 #define PWM_TOTAL_NUM 0
00059
00060
00061 #define SIG_INPUT_CAPTURE_TOTAL_NUM 0
00062
00063
00064
00065 #define CAL0_REG OSCCAL
00066 #define CAL1_REG OSCCAL
00067 #define CAL2_REG OSCCAL
00068 #define CAL3_REG OSCCAL
00069 #define CAL4_REG OSCCAL
00070 #define CAL5_REG OSCCAL
00071 #define CAL6_REG OSCCAL
00072 #define CAL7_REG OSCCAL
00073
00074
00075 #define ACIS0_REG ACSR
00076 #define ACIS1_REG ACSR
00077 #define ACIE_REG ACSR
00078 #define ACI_REG ACSR
00079 #define ACO_REG ACSR
00080 #define ACD_REG ACSR
00081
00082
00083 #define DDA0_REG PACR
00084 #define DDA1_REG PACR
00085 #define PA2HC_REG PACR
00086 #define DDA3_REG PACR
00087
00088
00089 #define MCONF0_REG MODCR
00090 #define MCONF1_REG MODCR
00091 #define MCONF2_REG MODCR
00092 #define ONTIM0_REG MODCR
00093 #define ONTIM1_REG MODCR
00094 #define ONTIM2_REG MODCR
00095 #define OTIM3_REG MODCR
00096 #define ONTIM4_REG MODCR
00097
00098
00099 #define PINB0_REG PINB
00100 #define PINB1_REG PINB
00101 #define PINB2_REG PINB
00102 #define PINB3_REG PINB
00103 #define PINB4_REG PINB
00104 #define PINB5_REG PINB
00105 #define PINB6_REG PINB
00106 #define PINB7_REG PINB
00107
00108
00109 #define PINA0_REG PINA
00110 #define PINA1_REG PINA
00111 #define PINA3_REG PINA
00112
00113
00114 #define CS00_REG TCCR0
00115 #define CS01_REG TCCR0
00116 #define CS02_REG TCCR0
00117 #define OOM00_REG TCCR0
00118 #define OOM01_REG TCCR0
00119 #define FOV0_REG TCCR0
00120
00121
00122 #define PORF_REG MCUCS
00123 #define EXTRF_REG MCUCS
00124 #define WDRF_REG MCUCS
00125 #define SM_REG MCUCS
00126 #define SE_REG MCUCS
00127 #define PLUPB_REG MCUCS
00128
00129
00130 #define PORTA0_REG PORTA
00131 #define PORTA1_REG PORTA
00132 #define PORTA2_REG PORTA
00133 #define PORTA3_REG PORTA
00134
00135
00136 #define TCNT00_REG TCNT0
00137 #define TCNT01_REG TCNT0
00138 #define TCNT02_REG TCNT0
00139 #define TCNT03_REG TCNT0
00140 #define TCNT04_REG TCNT0
00141 #define TCNT05_REG TCNT0
00142 #define TCNT06_REG TCNT0
00143 #define TCNT07_REG TCNT0
00144
00145
00146 #define TOV0_REG IFR
00147 #define INTF0_REG IFR
00148 #define INTF1_REG IFR
00149
00150
00151 #define PIND0_REG PIND
00152 #define PIND1_REG PIND
00153 #define PIND2_REG PIND
00154 #define PIND3_REG PIND
00155 #define PIND4_REG PIND
00156 #define PIND5_REG PIND
00157 #define PIND6_REG PIND
00158 #define PIND7_REG PIND
00159
00160
00161 #define ISC00_REG ICR
00162 #define ISC01_REG ICR
00163 #define ICS10_REG ICR
00164 #define ICS11_REG ICR
00165 #define TOIE0_REG ICR
00166 #define LLIE_REG ICR
00167 #define INT0_REG ICR
00168 #define INT1_REG ICR
00169
00170
00171 #define C_REG SREG
00172 #define Z_REG SREG
00173 #define N_REG SREG
00174 #define V_REG SREG
00175 #define S_REG SREG
00176 #define H_REG SREG
00177 #define T_REG SREG
00178 #define I_REG SREG
00179
00180
00181 #define PORTD0_REG PORTD
00182 #define PORTD1_REG PORTD
00183 #define PORTD2_REG PORTD
00184 #define PORTD3_REG PORTD
00185 #define PORTD4_REG PORTD
00186 #define PORTD5_REG PORTD
00187 #define PORTD6_REG PORTD
00188 #define PORTD7_REG PORTD
00189
00190
00191 #define DDD0_REG DDRD
00192 #define DDD1_REG DDRD
00193 #define DDD2_REG DDRD
00194 #define DDD3_REG DDRD
00195 #define DDD4_REG DDRD
00196 #define DDD5_REG DDRD
00197 #define DDD6_REG DDRD
00198 #define DDD7_REG DDRD
00199
00200
00201 #define WDP0_REG WDTCR
00202 #define WDP1_REG WDTCR
00203 #define WDP2_REG WDTCR
00204 #define WDE_REG WDTCR
00205 #define WDTOE_REG WDTCR
00206
00207
00208
00209
00210 #define IR_PORT PORTA
00211 #define IR_BIT 2
00212
00213
00214
00215
00216
00217
00218
00219
00220
00221
00222
00223
00224
00225