00001
00002
00003
00004
00005
00006
00007
00008
00009
00010
00011
00012
00013
00014
00015
00016
00017
00018
00019
00020
00021
00022
00023
00024
00025
00026
00027
00028 #define TIMER0_PRESCALER_DIV_0 0
00029 #define TIMER0_PRESCALER_DIV_1 1
00030 #define TIMER0_PRESCALER_DIV_8 2
00031 #define TIMER0_PRESCALER_DIV_64 3
00032 #define TIMER0_PRESCALER_DIV_256 4
00033 #define TIMER0_PRESCALER_DIV_1024 5
00034 #define TIMER0_PRESCALER_DIV_FALL 6
00035 #define TIMER0_PRESCALER_DIV_RISE 7
00036
00037 #define TIMER0_PRESCALER_REG_0 0
00038 #define TIMER0_PRESCALER_REG_1 1
00039 #define TIMER0_PRESCALER_REG_2 8
00040 #define TIMER0_PRESCALER_REG_3 64
00041 #define TIMER0_PRESCALER_REG_4 256
00042 #define TIMER0_PRESCALER_REG_5 1024
00043 #define TIMER0_PRESCALER_REG_6 -1
00044 #define TIMER0_PRESCALER_REG_7 -2
00045
00046
00047
00048 #define TIMER0_AVAILABLE
00049
00050
00051 #define SIG_OVERFLOW0_NUM 0
00052 #define SIG_OVERFLOW_TOTAL_NUM 1
00053
00054
00055 #define SIG_OUTPUT_COMPARE_TOTAL_NUM 0
00056
00057
00058 #define PWM_TOTAL_NUM 0
00059
00060
00061 #define SIG_INPUT_CAPTURE_TOTAL_NUM 0
00062
00063
00064
00065 #define PCIF_REG GIFR
00066 #define INTF0_REG GIFR
00067
00068
00069 #define TOIE0_REG TIMSK
00070
00071
00072 #define WDP0_REG WDTCR
00073 #define WDP1_REG WDTCR
00074 #define WDP2_REG WDTCR
00075 #define WDE_REG WDTCR
00076 #define WDTOE_REG WDTCR
00077
00078
00079 #define PCIE_REG GIMSK
00080 #define INT0_REG GIMSK
00081
00082
00083 #define CAL0_REG OSCCAL
00084 #define CAL1_REG OSCCAL
00085 #define CAL2_REG OSCCAL
00086 #define CAL3_REG OSCCAL
00087 #define CAL4_REG OSCCAL
00088 #define CAL5_REG OSCCAL
00089 #define CAL6_REG OSCCAL
00090 #define CAL7_REG OSCCAL
00091
00092
00093 #define PINB0_REG PINB
00094 #define PINB1_REG PINB
00095 #define PINB2_REG PINB
00096 #define PINB3_REG PINB
00097 #define PINB4_REG PINB
00098 #define PINB5_REG PINB
00099
00100
00101 #define EEAR0_REG EEAR
00102 #define EEAR1_REG EEAR
00103 #define EEAR2_REG EEAR
00104 #define EEAR3_REG EEAR
00105 #define EEAR4_REG EEAR
00106 #define EEAR5_REG EEAR
00107
00108
00109 #define PORTB0_REG PORTB
00110 #define PORTB1_REG PORTB
00111 #define PORTB2_REG PORTB
00112 #define PORTB3_REG PORTB
00113 #define PORTB4_REG PORTB
00114
00115
00116 #define CS00_REG TCCR0
00117 #define CS01_REG TCCR0
00118 #define CS02_REG TCCR0
00119
00120
00121 #define EERE_REG EECR
00122 #define EEWE_REG EECR
00123 #define EEMWE_REG EECR
00124 #define EERIE_REG EECR
00125
00126
00127 #define ISC00_REG MCUCR
00128 #define ISC01_REG MCUCR
00129 #define SM_REG MCUCR
00130 #define SE_REG MCUCR
00131 #define PUD_REG MCUCR
00132
00133
00134 #define DDB0_REG DDRB
00135 #define DDB1_REG DDRB
00136 #define DDB2_REG DDRB
00137 #define DDB3_REG DDRB
00138 #define DDB4_REG DDRB
00139 #define DDB5_REG DDRB
00140
00141
00142 #define TCNT00_REG TCNT0
00143 #define TCNT01_REG TCNT0
00144 #define TCNT02_REG TCNT0
00145 #define TCNT03_REG TCNT0
00146 #define TCNT04_REG TCNT0
00147 #define TCNT05_REG TCNT0
00148 #define TCNT06_REG TCNT0
00149 #define TCNT07_REG TCNT0
00150
00151
00152 #define ACIS0_REG ACSR
00153 #define ACIS1_REG ACSR
00154 #define ACIE_REG ACSR
00155 #define ACI_REG ACSR
00156 #define ACO_REG ACSR
00157 #define AINBG_REG ACSR
00158 #define ACD_REG ACSR
00159
00160
00161 #define EEDR0_REG EEDR
00162 #define EEDR1_REG EEDR
00163 #define EEDR2_REG EEDR
00164 #define EEDR3_REG EEDR
00165 #define EEDR4_REG EEDR
00166 #define EEDR5_REG EEDR
00167 #define EEDR6_REG EEDR
00168 #define EEDR7_REG EEDR
00169
00170
00171 #define C_REG SREG
00172 #define Z_REG SREG
00173 #define N_REG SREG
00174 #define V_REG SREG
00175 #define S_REG SREG
00176 #define H_REG SREG
00177 #define T_REG SREG
00178 #define I_REG SREG
00179
00180
00181 #define TOV0_REG TIFR
00182
00183
00184 #define PORF_REG MCUSR
00185 #define EXTRF_REG MCUSR
00186 #define BORF_REG MCUSR
00187 #define WDRF_REG MCUSR
00188
00189
00190 #define MOSI_PORT PORTB
00191 #define MOSI_BIT 0
00192
00193 #define MISO_PORT PORTB
00194 #define MISO_BIT 1
00195 #define INT0_PORT PORTB
00196 #define INT0_BIT 1
00197
00198 #define SCK_PORT PORTB
00199 #define SCK_BIT 2
00200 #define T0_PORT PORTB
00201 #define T0_BIT 2
00202
00203 #define CLOCK_PORT PORTB
00204 #define CLOCK_BIT 3
00205
00206
00207