00001
00002
00003
00004
00005
00006
00007
00008
00009
00010
00011
00012
00013
00014
00015
00016
00017
00018
00019
00020
00021
00022
00023
00024
00025
00026
00027
00028 #define TIMER0_PRESCALER_DIV_0 0
00029 #define TIMER0_PRESCALER_DIV_1 1
00030 #define TIMER0_PRESCALER_DIV_8 2
00031 #define TIMER0_PRESCALER_DIV_64 3
00032 #define TIMER0_PRESCALER_DIV_256 4
00033 #define TIMER0_PRESCALER_DIV_1024 5
00034 #define TIMER0_PRESCALER_DIV_FALL 6
00035 #define TIMER0_PRESCALER_DIV_RISE 7
00036
00037 #define TIMER0_PRESCALER_REG_0 0
00038 #define TIMER0_PRESCALER_REG_1 1
00039 #define TIMER0_PRESCALER_REG_2 8
00040 #define TIMER0_PRESCALER_REG_3 64
00041 #define TIMER0_PRESCALER_REG_4 256
00042 #define TIMER0_PRESCALER_REG_5 1024
00043 #define TIMER0_PRESCALER_REG_6 -1
00044 #define TIMER0_PRESCALER_REG_7 -2
00045
00046
00047
00048 #define TIMER0_AVAILABLE
00049
00050
00051 #define SIG_OVERFLOW0_NUM 0
00052 #define SIG_OVERFLOW_TOTAL_NUM 1
00053
00054
00055 #define SIG_OUTPUT_COMPARE_TOTAL_NUM 0
00056
00057
00058 #define PWM_TOTAL_NUM 0
00059
00060
00061 #define SIG_INPUT_CAPTURE_TOTAL_NUM 0
00062
00063
00064
00065 #define TOIE0_REG TIMSK
00066
00067
00068 #define WDP0_REG WDTCR
00069 #define WDP1_REG WDTCR
00070 #define WDP2_REG WDTCR
00071 #define WDE_REG WDTCR
00072 #define WDTOE_REG WDTCR
00073
00074
00075 #define EERE_REG EECR
00076 #define EEWE_REG EECR
00077 #define EEMWE_REG EECR
00078
00079
00080 #define PINB0_REG PINB
00081 #define PINB1_REG PINB
00082 #define PINB2_REG PINB
00083 #define PINB3_REG PINB
00084 #define PINB4_REG PINB
00085
00086
00087 #define EEAR0_REG EEAR
00088 #define EEAR1_REG EEAR
00089 #define EEAR2_REG EEAR
00090 #define EEAR3_REG EEAR
00091 #define EEAR4_REG EEAR
00092 #define EEAR5_REG EEAR
00093 #define EEAR6_REG EEAR
00094 #define EEAR7_REG EEAR
00095
00096
00097 #define PORTB0_REG PORTB
00098 #define PORTB1_REG PORTB
00099 #define PORTB2_REG PORTB
00100 #define PORTB3_REG PORTB
00101 #define PORTB4_REG PORTB
00102
00103
00104 #define CS00_REG TCCR0
00105 #define CS01_REG TCCR0
00106 #define CS02_REG TCCR0
00107
00108
00109 #define ISC00_REG MCUCR
00110 #define ISC01_REG MCUCR
00111 #define SM_REG MCUCR
00112 #define SE_REG MCUCR
00113
00114
00115 #define DDB0_REG DDRB
00116 #define DDB1_REG DDRB
00117 #define DDB2_REG DDRB
00118 #define DDB3_REG DDRB
00119 #define DDB4_REG DDRB
00120
00121
00122 #define TCNT00_REG TCNT0
00123 #define TCNT01_REG TCNT0
00124 #define TCNT02_REG TCNT0
00125 #define TCNT03_REG TCNT0
00126 #define TCNT04_REG TCNT0
00127 #define TCNT05_REG TCNT0
00128 #define TCNT06_REG TCNT0
00129 #define TCNT07_REG TCNT0
00130
00131
00132 #define SP0_REG SPL
00133 #define SP1_REG SPL
00134 #define SP2_REG SPL
00135 #define SP3_REG SPL
00136 #define SP4_REG SPL
00137 #define SP5_REG SPL
00138 #define SP6_REG SPL
00139 #define SP7_REG SPL
00140
00141
00142 #define EEDR0_REG EEDR
00143 #define EEDR1_REG EEDR
00144 #define EEDR2_REG EEDR
00145 #define EEDR3_REG EEDR
00146 #define EEDR4_REG EEDR
00147 #define EEDR5_REG EEDR
00148 #define EEDR6_REG EEDR
00149 #define EEDR7_REG EEDR
00150
00151
00152 #define C_REG SREG
00153 #define Z_REG SREG
00154 #define N_REG SREG
00155 #define V_REG SREG
00156 #define S_REG SREG
00157 #define H_REG SREG
00158 #define T_REG SREG
00159 #define I_REG SREG
00160
00161
00162 #define TOV0_REG TIFR
00163
00164
00165 #define PORF_REG MCUSR
00166 #define EXTRF_REG MCUSR
00167
00168
00169 #define MOSI_PORT PORTB
00170 #define MOSI_BIT 0
00171
00172 #define MISO_PORT PORTB
00173 #define MISO_BIT 1
00174 #define INT0_PORT PORTB
00175 #define INT0_BIT 1
00176
00177 #define SCK_PORT PORTB
00178 #define SCK_BIT 2
00179 #define T0_PORT PORTB
00180 #define T0_BIT 2
00181
00182 #define CLOCK_PORT PORTB
00183 #define CLOCK_BIT 3
00184
00185
00186