00001
00002
00003
00004
00005
00006
00007
00008
00009
00010
00011
00012
00013
00014
00015
00016
00017
00018
00019
00020
00021
00022
00023
00024
00025
00026
00027
00028 #define TIMER0_PRESCALER_DIV_0 0
00029 #define TIMER0_PRESCALER_DIV_1 1
00030 #define TIMER0_PRESCALER_DIV_8 2
00031 #define TIMER0_PRESCALER_DIV_64 3
00032 #define TIMER0_PRESCALER_DIV_256 4
00033 #define TIMER0_PRESCALER_DIV_1024 5
00034 #define TIMER0_PRESCALER_DIV_FALL 6
00035 #define TIMER0_PRESCALER_DIV_RISE 7
00036
00037 #define TIMER0_PRESCALER_REG_0 0
00038 #define TIMER0_PRESCALER_REG_1 1
00039 #define TIMER0_PRESCALER_REG_2 8
00040 #define TIMER0_PRESCALER_REG_3 64
00041 #define TIMER0_PRESCALER_REG_4 256
00042 #define TIMER0_PRESCALER_REG_5 1024
00043 #define TIMER0_PRESCALER_REG_6 -1
00044 #define TIMER0_PRESCALER_REG_7 -2
00045
00046
00047
00048 #define TIMER0_AVAILABLE
00049
00050
00051 #define SIG_OVERFLOW0_NUM 0
00052 #define SIG_OVERFLOW_TOTAL_NUM 1
00053
00054
00055 #define SIG_OUTPUT_COMPARE_TOTAL_NUM 0
00056
00057
00058 #define PWM_TOTAL_NUM 0
00059
00060
00061 #define SIG_INPUT_CAPTURE_TOTAL_NUM 0
00062
00063
00064
00065 #define PCIF_REG GIFR
00066 #define INTF0_REG GIFR
00067
00068
00069 #define TOIE0_REG TIMSK
00070
00071
00072 #define WDP0_REG WDTCR
00073 #define WDP1_REG WDTCR
00074 #define WDP2_REG WDTCR
00075 #define WDE_REG WDTCR
00076 #define WDTOE_REG WDTCR
00077
00078
00079 #define PCIE_REG GIMSK
00080 #define INT0_REG GIMSK
00081
00082
00083 #define PINB0_REG PINB
00084 #define PINB1_REG PINB
00085 #define PINB2_REG PINB
00086 #define PINB3_REG PINB
00087 #define PINB4_REG PINB
00088 #define PINB5_REG PINB
00089
00090
00091 #define PORTB0_REG PORTB
00092 #define PORTB1_REG PORTB
00093 #define PORTB2_REG PORTB
00094 #define PORTB3_REG PORTB
00095 #define PORTB4_REG PORTB
00096
00097
00098 #define CS00_REG TCCR0
00099 #define CS01_REG TCCR0
00100 #define CS02_REG TCCR0
00101
00102
00103 #define ISC00_REG MCUCR
00104 #define ISC01_REG MCUCR
00105 #define SM_REG MCUCR
00106 #define SE_REG MCUCR
00107
00108
00109 #define TCNT00_REG TCNT0
00110 #define TCNT01_REG TCNT0
00111 #define TCNT02_REG TCNT0
00112 #define TCNT03_REG TCNT0
00113 #define TCNT04_REG TCNT0
00114 #define TCNT05_REG TCNT0
00115 #define TCNT06_REG TCNT0
00116 #define TCNT07_REG TCNT0
00117
00118
00119 #define ACIS0_REG ACSR
00120 #define ACIS1_REG ACSR
00121 #define ACIE_REG ACSR
00122 #define ACI_REG ACSR
00123 #define ACO_REG ACSR
00124 #define ACD_REG ACSR
00125
00126
00127 #define DDB0_REG DDRB
00128 #define DDB1_REG DDRB
00129 #define DDB2_REG DDRB
00130 #define DDB3_REG DDRB
00131 #define DDB4_REG DDRB
00132
00133
00134 #define C_REG SREG
00135 #define Z_REG SREG
00136 #define N_REG SREG
00137 #define V_REG SREG
00138 #define S_REG SREG
00139 #define H_REG SREG
00140 #define T_REG SREG
00141 #define I_REG SREG
00142
00143
00144 #define TOV0_REG TIFR
00145
00146
00147 #define PORF_REG MCUSR
00148 #define EXTRF_REG MCUSR
00149
00150
00151 #define AIN0_PORT PORTB
00152 #define AIN0_BIT 0
00153
00154 #define INT0_PORT PORTB
00155 #define INT0_BIT 1
00156 #define AIN1_PORT PORTB
00157 #define AIN1_BIT 1
00158
00159 #define T0_PORT PORTB
00160 #define T0_BIT 2
00161
00162 #define XTAL1_PORT PORTB
00163 #define XTAL1_BIT 3
00164
00165 #define XTAL2_PORT PORTB
00166 #define XTAL2_BIT 4
00167
00168 #define RESET_PORT PORTB
00169 #define RESET_BIT 5
00170
00171