00001
00002
00003
00004
00005
00006
00007
00008
00009
00010
00011
00012
00013
00014
00015
00016
00017
00018
00019
00020
00021
00022
00023
00024
00025
00026
00027
00028 #define TIMER0_PRESCALER_DIV_0 0
00029 #define TIMER0_PRESCALER_DIV_1 1
00030 #define TIMER0_PRESCALER_DIV_8 2
00031 #define TIMER0_PRESCALER_DIV_64 3
00032 #define TIMER0_PRESCALER_DIV_256 4
00033 #define TIMER0_PRESCALER_DIV_1024 5
00034 #define TIMER0_PRESCALER_DIV_FALL 6
00035 #define TIMER0_PRESCALER_DIV_RISE 7
00036
00037 #define TIMER0_PRESCALER_REG_0 0
00038 #define TIMER0_PRESCALER_REG_1 1
00039 #define TIMER0_PRESCALER_REG_2 8
00040 #define TIMER0_PRESCALER_REG_3 64
00041 #define TIMER0_PRESCALER_REG_4 256
00042 #define TIMER0_PRESCALER_REG_5 1024
00043 #define TIMER0_PRESCALER_REG_6 -1
00044 #define TIMER0_PRESCALER_REG_7 -2
00045
00046
00047
00048 #define TIMER0_AVAILABLE
00049
00050
00051 #define SIG_OVERFLOW0_NUM 0
00052 #define SIG_OVERFLOW_TOTAL_NUM 1
00053
00054
00055 #define SIG_OUTPUT_COMPARE_TOTAL_NUM 0
00056
00057
00058 #define PWM_TOTAL_NUM 0
00059
00060
00061 #define SIG_INPUT_CAPTURE_TOTAL_NUM 0
00062
00063
00064
00065 #define INTF0_REG GIFR
00066
00067
00068 #define TOIE0_REG TIMSK
00069
00070
00071 #define WDP0_REG WDTCR
00072 #define WDP1_REG WDTCR
00073 #define WDP2_REG WDTCR
00074 #define WDE_REG WDTCR
00075 #define WDTOE_REG WDTCR
00076
00077
00078 #define INT0_REG GIMSK
00079
00080
00081 #define EERE_REG EECR
00082 #define EEWE_REG EECR
00083 #define EEMWE_REG EECR
00084
00085
00086 #define PINB0_REG PINB
00087 #define PINB1_REG PINB
00088 #define PINB2_REG PINB
00089 #define PINB3_REG PINB
00090 #define PINB4_REG PINB
00091
00092
00093 #define EEAR0_REG EEAR
00094 #define EEAR1_REG EEAR
00095 #define EEAR2_REG EEAR
00096 #define EEAR3_REG EEAR
00097 #define EEAR4_REG EEAR
00098 #define EEAR5_REG EEAR
00099 #define EEAR6_REG EEAR
00100
00101
00102 #define PORTB0_REG PORTB
00103 #define PORTB1_REG PORTB
00104 #define PORTB2_REG PORTB
00105 #define PORTB3_REG PORTB
00106 #define PORTB4_REG PORTB
00107
00108
00109 #define CS00_REG TCCR0
00110 #define CS01_REG TCCR0
00111 #define CS02_REG TCCR0
00112
00113
00114 #define C_REG SREG
00115 #define Z_REG SREG
00116 #define N_REG SREG
00117 #define V_REG SREG
00118 #define S_REG SREG
00119 #define H_REG SREG
00120 #define T_REG SREG
00121 #define I_REG SREG
00122
00123
00124 #define DDB0_REG DDRB
00125 #define DDB1_REG DDRB
00126 #define DDB2_REG DDRB
00127 #define DDB3_REG DDRB
00128 #define DDB4_REG DDRB
00129
00130
00131 #define TCNT00_REG TCNT0
00132 #define TCNT01_REG TCNT0
00133 #define TCNT02_REG TCNT0
00134 #define TCNT03_REG TCNT0
00135 #define TCNT04_REG TCNT0
00136 #define TCNT05_REG TCNT0
00137 #define TCNT06_REG TCNT0
00138 #define TCNT07_REG TCNT0
00139
00140
00141 #define SP0_REG SPL
00142 #define SP1_REG SPL
00143 #define SP2_REG SPL
00144 #define SP3_REG SPL
00145 #define SP4_REG SPL
00146 #define SP5_REG SPL
00147 #define SP6_REG SPL
00148 #define SP7_REG SPL
00149
00150
00151 #define EEDR0_REG EEDR
00152 #define EEDR1_REG EEDR
00153 #define EEDR2_REG EEDR
00154 #define EEDR3_REG EEDR
00155 #define EEDR4_REG EEDR
00156 #define EEDR5_REG EEDR
00157 #define EEDR6_REG EEDR
00158 #define EEDR7_REG EEDR
00159
00160
00161 #define ISC00_REG MCUCR
00162 #define ISC01_REG MCUCR
00163 #define SM_REG MCUCR
00164 #define SE_REG MCUCR
00165
00166
00167 #define TOV0_REG TIFR
00168
00169
00170 #define PORF_REG MCUSR
00171 #define EXTRF_REG MCUSR
00172
00173
00174 #define MOSI_PORT PORTB
00175 #define MOSI_BIT 0
00176
00177 #define MISO_PORT PORTB
00178 #define MISO_BIT 1
00179 #define INT0_PORT PORTB
00180 #define INT0_BIT 1
00181
00182 #define SCK_PORT PORTB
00183 #define SCK_BIT 2
00184 #define T0_PORT PORTB
00185 #define T0_BIT 2
00186
00187 #define CLOCK_PORT PORTB
00188 #define CLOCK_BIT 3
00189
00190
00191